• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    所述之雙重圖案化技術之介層窗光罩分離方法之實施例使得介層窗圖案化能夠對齊其底下或上方之金屬層，藉以縮減重疊誤差，進而增加介層窗之置放性。假如相鄰之介層窗違反介層窗之間之空間或節距(或上述二者)的G0光罩分離規則，因為具有較高之置放失誤風險，故給予末端介層窗之光罩分配較高之優先順序，藉此確保末端介層窗有良好的置放性。此與金屬相關之介層窗光罩分離方法可獲得如較低之介層窗阻抗之較佳介層窗性能以及較高之介層窗良率。
    公开号:TW201300939A
    申请号:TW100122903
    申请日:2011-06-29
    公开日:2013-01-01
    发明作者:Burn-Jeng Lin；Tsai-Sheng Gau；Ru-Gun Liu；Wen-Chun Huang
    申请人:Taiwan Semiconductor Mfg；
    IPC主号:H01L22-00
    专利说明:
    與金屬層相關聯之雙重圖案化介層窗光罩分配方法、電腦系統及可讀取儲存媒體【相關申請案之交叉引用】
    本申請案請求申請號為61/418,204之美國臨時申請案之優先權，其中美國臨時申請案61/418,204係於公元2010年11月30日所提出，且在此將其整體內容以參照方式合併至本申請案中。
    本申請案係與發明名稱為「檢測並索引雙重圖案化佈局之方法(Method for Checking and Indexing Double Patterning Layout)」之美國申請案12/788,789有關，其中美國申請案12/788,789係於公元2010年5月27日所提出，且在此將其整體內容以參照方式合併至本申請案中。
    本揭露一般是有關於一種半導體製造，且特別是有關於一種使用雙重圖案化技術(Double Patterning Technology；DPT)之半導體製造。
    雙重圖案化製程係為微影(Lithography)所發展的技術，藉以強化元件密度(Feature Density)。通常，為了形成晶圓之上的積體電路(Integrated Circuits；IC)元件，使用包含有塗佈光阻並於光阻之上定義圖案的微影技術。圖案化光阻中的圖案先定義於微影光罩(Mask)中，並以微影光罩中之透明(Transparent)部分或不透明(Opaque)部分來加以實施。接著，光阻中之圖案轉移至晶圓製造之元件之上。
    隨著IC尺寸的向下縮減，光學近接效應(Optical Proximity Effect)顯示出一日益嚴重的問題。當二分隔之元件線條太過靠近彼此時，在二線條間之空間(Space)及/或節距(Pitch)可能超出光源之解析度(Resolution)限制。為了解決此一問題，雙重圖案化技術為一解決方式。將相近設置之元件線條分隔至同一雙重圖案化光罩組的二光罩中，其中上述二光罩係用來圖案化材料層。在雙重圖案化光罩組的每個光罩中，線條與線條間的距離係增加而超越了位在單一光罩中之線條與線條間的距離，因此，能夠克服上述之解析度限制。
    本發明之目的在提供一種使用DPT之介層窗層之介層窗圖案化光罩分配的方法、執行上述方法之電腦系統及儲存有執行上述方法之指令的電腦可讀取儲存媒體，藉由考慮介層窗與其底下或之上金屬層之不同光罩的關聯性來建立此介層窗層之介層窗光罩的分配，來減少製告時其與上下金層間的對齊(或重疊)錯誤，以增加其與金屬層間的置放性(landing)，並增加金屬層間的良好連接性，而得到較好的電性及製程良率。
    根據本發明之一實施例，提供一種介層窗層之介層窗圖案化光罩分配的方法，其中此方法使用雙重圖案化技術。此方法包含：決定介層窗層之某介層窗被分至第一或第二介層窗光罩是基於該介層窗與上方金屬結構的那一張金屬上的金屬線有觸及或連接(intecept)；假如與上述介層窗有所觸及或連接的某金屬線被分配至第一金屬光罩，就將該介層窗分配至第一介層窗光罩，並在製程控制上第一介層窗光罩將直接對準上述第一金屬光罩；以及假如上述介層窗並未觸及或連接分配至第一金屬光罩之上方金屬結構，將介層窗分配至第二介層窗光罩，其中製程上第二介層窗光罩將直接對準第二金屬光罩。在此，乃是以介層窗的上方金屬層為例，此方法亦可應用於該介層窗的下方金屬金屬結構。
    根據本發明之另一實施例，提供一種電腦系統。此電腦系統包含可程式化處理器，用以執行上述介層窗層之介層窗圖案化光罩分配的方法，其中上述之方法使用雙重介層窗光罩圖案化技術。
    根據本發明之又一實施例，提供一種介層窗層之介層窗圖案化光罩分配的方法，其中介層窗層之多個介層窗置放在個別之底下金屬結構之上，此方法使用雙重介層窗光罩圖案化技術。此方法包含：產生上述介層窗層之多個介層窗的多個介層窗光罩分離規則違反標示，其中此些介層窗光罩分離規則違反標示連接違反至少一介層窗光罩分離規則的介層窗；決定介層窗是否觸及此些介層窗光罩分離規則違反標示；假如上述介層窗並未觸及此些介層窗光罩分離規則違反標示，分配上述介層窗至二介層窗光罩之其中一者，而此介層窗光罩對齊一特定之底下金屬結構，且此介層窗置放於此特定之底下金屬結構之上；假如上述介層窗觸及此些介層窗光罩分離規則違反標示其中一者，則進行決定操作，以決定上述介層窗是否為末端介層窗；假如上述介層窗為末端介層窗，分配第一權重至這一介層窗；假如上述介層窗並非為末端介層窗，分配第二權重至這一介層窗；以及進行分配步驟，以分配觸及上述介層窗光罩分離規則違反標示其中一者的每個介層窗至上述二介層窗光罩之其中另一者，使得具有第一權重之介層窗被給予較高之優先順序，以將具有第一權重之介層窗分配至對齊上述金屬結構之至少一部分之二介層窗光罩之其中另一者，其中具有第一權重之介層窗係置放於上述金屬結構之至少一部分之上。此實施例以介層窗的下層金屬為例，將之應用於其上的金屬結構亦可。
    根據本發明之再一實施例，提供一種電腦可讀取儲存媒體，用以實施多個指令。當由處理器執行上述之指令時，處理器係進行如上所述之介層窗層之介層窗圖案化光罩分配的方法。其中，上述介層窗層之多個介層窗置放在個別之底下金屬結構之上，且上述方法使用雙重介層窗光罩圖案化技術。
    本發明之優點為，藉由建立介層窗層之介層窗光罩的分配並考慮與其底下或其上的金屬層之金屬光罩的關聯，來減少對齊(或重疊)錯誤，並增加金屬結構之上之介層窗的置放性，進而使得介層窗具有如較低的介層窗阻抗以及較高之良率等較佳之性能。
    以下之例示性實施例的敘述應搭配相應之圖式做閱讀，此些圖式係整個敘述之一部分。在以下之敘述中，相關的術語如「較低」、「較高」、「水平」、「垂直」、「在某某之上」、「在某某之下」、「向上」、「向下」、「上面」和「下面」，以及其衍生物(如：「水平地」、「向下地」、「向上地」，等等)，均應被解釋為指隨後描述之方向，或是討論中之圖式所顯示之方向。此些相關之術語係為了敘述方便，且不需要前述之裝置依特定方向建構或操作。與附著、耦合、以及類似相關的術語，如連接和內部連接，係指透過介入性結構直接或非直接固定或附著結構物和其他另一結構物之關係，若無另外明確之敘述，則此關係和可移動式或剛性附著或關係相同。
    IC佈局包含位在多個材料層之上的多個圖案。相鄰元件之間距離可能太小而無法位在同一光罩上，但距離不這麼小則無法超越技術節點(Node)的性能。相鄰元件可違反單一光罩規則，且需要以二不同光罩加以印刷以確保良好的解析度。以充份之空間分隔之結構並未違反G0規則(G0-Rules)，且可利用相同之光罩加以圖案化。G0規則規定以分隔光罩印刷相鄰結構的條件。第1A圖係繪示根據特定實施例之二相鄰金屬結構101與102。金屬結構101與102係以空間「S1」加以分隔，其中空間S1係小於「S」，「S」乃介於金屬結構之間且允許以單一光罩圖案化的最小空間。在特定之實施例中，最小空間S係與上述金屬結構之寬度有關，且對於具有較窄之寬度的金屬結構來說，最小空間S需要更大一些。例如，對於金屬結構之寬度小於約46奈米(nm)的金屬結構來說，最小空間S可為約76 nm，而對於金屬結構之寬度等於或大於約46 nm的金屬結構來說，最小空間S可為約58 nm。因此，以「金屬光罩_1」來圖案化金屬結構101，並以「金屬光罩_2」來圖案化金屬結構102，反之亦可。根據特定之實施例，以二個不同之光罩圖案化此二相鄰金屬結構使得二相鄰金屬線103與104、以及相鄰之角落105與106具有良好的解析度。
    第1B圖係繪示根據特定實施例之二相鄰介層窗111與112。介層窗111與112之節距，或介於介層窗111與112之中心之間的距離為「P1」，其中節距P1係小於「P」，「P」乃使用單一光罩圖案化二相鄰介層窗結構來規定的最小節距。在特定之實施例中，最小節距P係位在從約70 nm至約120 nm的範圍中。因此，以「介層窗光罩_1」(以介層窗中之交線加以標示)來圖案化介層窗111，並以「介層窗光罩2」來圖案化介層窗112，反之亦可。根據特定之實施例，以二個不同之光罩圖案化此二相鄰介層窗結構，使得二介層窗111與112具有良好的解析度，其中介層窗111與112係由被認為是微小的(小於上述最小節距P之限制)之節距P1加以分隔。
    為了形成使用DPT的結構，材料層之佈局係以二種顏色加以標示。上述二種顏色中的每一種係對應於二圖案化光罩其中特定之一者。材料層之結構係分配至上述二種顏色之其中一者。根據特定之實施例，將具有相同顏色之結構圖案化於相同之光罩上。結構之顏色(或光罩)的分配通常係發生在上述佈局完成之後。根據特定之實施例，可使用設計規則核對器(Design Rule Checker；DRC)來系統化地鑑別違反G0光罩分離(G0-Mask-Split)規則的結構。設定並使用計算方式(Algorithms)來分配已鑑定之結構至上述二種顏色的其中一種，亦即上述二圖案化光罩的其中一者。
    DRC軟體可藉由顯示符合上述光罩分離規則，且需要在一佈局設計中以二分離光罩加以圖案化之所有相鄰結構，而系統化地檢測光罩分離規則。根據特定之實施例，設計者使用設計規則語言[例如標準驗證規則格式(Standard Verification Rule Format；SVRF)或軟體特定之工具命令語言(Tool Command Language；TCL)]來輸入必要之光罩分離規則。上述光罩分離規則可規定特定空間(Spatial)關係標準以做為G0空間，例如線對線距離(Run-To-Run Distance)、角落至角落(Corner-To-Corner)距離、一端至另一端(End-To-End)距離或直線至角落(Run-To-End)距離。上述光罩分離規則亦可規定特定節距關係之標準，以做為G0空間，例如金屬節距或介層窗節距。
    根據特定之實施例，DRC軟體接著取具有標準格式[例如圖形化數據系統II(Graphic Data System II；GDSII)]之佈局輸入，並產生一輸出，藉此顯示G0空間的所有空間關係。常用之DRC軟體包含明導國際(Mentor Graphics)公司所提供的Calibre軟體、新思科技(Synopsys)公司所提供的Hercules軟體、益華國際電腦科技(Cadence Design Systems)公司所提供的Diva軟體、Dracula軟體、Assura軟體及PVS軟體。
    根據特定之實施例，假如佈局無法分離成二光罩，上述問題可藉由改變佈局設計而獲得解決。上述佈局設計通常係藉由檢閱過來自於DRC軟體之G0空間輸出的設計者以手動方式加以改變。改變佈局設計係耗時的，因為設計者係著眼於最小化設計的總體積，而改變通常會影響其他材料層中的結構。在選定最佳方式之前，設計者必須評估許多其他的修正。此外，許多修正並不需要解析特定之循環(Loop)組合。因此，需要能夠有效率地解析DPT約束衝突(Constraint Violation)的改善方法。
    藉由在金屬線之上形成介層窗來建立內連接結構。為了確保能夠建立電性連接，介層窗需置放在金屬結構之上，且與上述之金屬結構之間具有充份的接觸。第1C圖係繪示根據特定實施例之金屬結構與介層窗結構的俯視示意圖。第1C圖係繪示二金屬結構151與152，其係以空間「S2」加以分隔，其中空間S2係小於金屬之空間「S」的G0規則。因此，以二個不同之金屬光罩來圖案化金屬結構151與152。第1C圖亦繪示三個介層窗153、154及155。介層窗153及154具有節距「P2」，而介層窗154及155具有節距「P3」。節距P2及P3係小於為介層窗而規定的最小節距「P」。由於違反介層窗的G0規則，因而以二個不同之光罩來圖案化介層窗153及154。同樣的，以二個不同之光罩來印刷介層窗154及155，藉以滿足介層窗153與154以及介層窗154及155均需二個不同光罩的需求。因此，介層窗153與155係以相同之光罩圖案化，其中此光罩係不同於介層窗154之光罩。
    第1D圖係繪示根據特定實施例之介層窗層之光罩分離的製程流程170。在操作171中，當針對介層窗之G0光罩分離規則(例如G0空間與G0節距)檢測介層窗佈局時，產生違反標示，藉以標示符合介層窗之G0光罩分離規則的結構。違反標示之範例可為連接二結構的直線，其中上述二結構違反G0節距或G0空間。
    此後，製程流程170進行至操作172，以決定介層窗結構是否觸及上述之違反標示。針對觸及上述違反標示之介層窗結構，以二種顏色其中一種對上述介層窗結構塗色，上述二種顏色係象徵(或鑑別)二介層窗光罩。根據特定之實施例，第1E圖係繪示由於違反G0光罩分離規則而由直線156所連接之介層窗153及154。同樣的，介層窗154及155係由其他直線157所連接。特定之計算方式包含於操作173中，藉以決定分配哪一介層窗至第一光罩(顏色「紅色」)，並分配其他介層窗至第二光罩(顏色「藍色」)。在第1D圖所示之範例中，可於操作174中分配介層窗以將其塗色成「紅色」(對應於「光罩1」)，或可於操作175中分配介層窗以將其塗色成「藍色」(對應於「光罩2」)。在第1D圖所示之例示性實施例中，未違反任何G0光罩分離規則的介層窗被分配至「藍色」。此外，未違反G0光罩分離規則的介層窗可被分配至「紅色」，端視塗色規則而定。第1E圖係繪示，將介層窗153與155分配至顏色「紅色」，且將介層窗154分配至顏色「藍色」。在第1E圖中，顏色之分配係滿足介層窗153與154以及介層窗154及155需分別藉由不同光罩圖案化的需求。
    針對DPT的製程，材料層之第二圖案化光罩可對齊上述材料層之第一圖案化光罩，例如金屬光罩_2對齊金屬光罩_1，或介層窗光罩_2對齊介層窗光罩_1。此外，第一介層窗光罩對齊二金屬光罩的其中一者，其中金屬光罩係用來圖案化位在上述介層窗之下的金屬。重疊(Overlay)控制定義了圖案至圖案(Pattern-To-Pattern)對齊的控制。根據特定之實施例，第2A圖係繪示在金屬層之二金屬光罩(M_2與M_1)與介層窗層之二介層窗光罩(V_2與V_1)之間的六種可能的對齊關係。這六種可能的關係(以「/」標誌來表示)包含：
    1. M_2對齊M_1；
    2. V_1對齊M_1；
    3. V_1對齊M_2；
    4. V_2對齊M_1；
    5. V_2對齊M_2；以及
    6. V_2對齊V_1。
    因為位在金屬層之上的介層窗層需要四個光罩，故僅有三種可能的對齊排列。如以上所述，其中一種可能的對齊方案係使用如下三種對齊排列(於第2A圖中以「O」標誌來表示)。
    1. M_2對齊M_1；
    2. V_2對齊V_1；以及
    3. V_1對齊M_1。
    未被選擇以做為對齊所需之其他三種關係將受到非直接重疊控制。重疊控制遭遇些許程度的重疊誤差(標示為「E」)。重疊誤差「E」反映了工具的重疊性能。根據特定之實施例，第2B圖係繪示金屬結構181(以金屬光罩M_1圖案化)，以及另一金屬結構182(以金屬光罩M_2圖案化)。在第2B圖之實施例中，金屬光罩M_2係對齊金屬光罩M_1。如以上所述，重疊可能遭遇重疊誤差「E」。第2B圖繪示了，由於重疊誤差，金屬結構182已位移了重疊誤差「E」的量，其中虛線185係金屬結構182應有的金屬邊界。第2B圖亦繪示被圖案化於金屬結構181之上的介層窗183。介層窗183係藉由介層窗光罩V_1加以圖案化，其中介層窗光罩V_1對齊金屬光罩M_1。介層窗183亦可能遭遇具有重疊誤差「E」之最大量的重疊誤差。因為介層窗183並未對齊金屬結構182，在統計上，介於介層窗183與金屬結構182之間的最大重疊誤差可能為1.414倍的重疊誤差「E」或倍的重疊誤差「E」。根據特定之實施例，第2C圖係繪示金屬光罩M_1、金屬光罩M_2與介層窗光罩V_1之間重疊誤差的關係。第2C圖繪示，介於由金屬光罩M_2與金屬光罩M_1圖案化之金屬結構之間之最大的重疊誤差可為錯誤「E」，且介於由介層窗光罩V_1圖案化之介層窗與由金屬光罩M_1圖案化之金屬結構之間之重疊誤差的最大量亦可為錯誤「E」。因此，在統計上，介於由介層窗光罩V_1圖案化之介層窗與由金屬光罩M_2圖案化之金屬結構之間之重疊誤差(非直接重疊)的最大量可能為1.414倍的重疊誤差「E」或倍的重疊誤差「E」。
    根據特定之實施例，第2D圖係繪示介於由金屬光罩M_1與M_2圖案化之金屬結構，以及由介層窗光罩V_1與V_2圖案化之介層窗結構之間的重疊誤差。以上所使用之雙重圖案化方案，係以金屬光罩M_2對齊金屬光罩M_1、介層窗光罩V_2對齊介層窗光罩V_1、以及介層窗光罩V_1對齊金屬光罩M_1而描述如上、第2D圖繪示，由於非直接重疊，介於金屬光罩M_2與介層窗光罩V_1之間的重疊誤差為倍的重疊誤差「E」，或為1.414倍的重疊誤差「E」，且介於介層窗光罩V_2與金屬光罩M_1之間的重疊誤差亦為倍的重疊誤差「E」。因為金屬光罩M_2係對齊金屬光罩M_1、介層窗光罩V_1係對齊金屬光罩M_1、而介層窗光罩V_2係對齊介層窗光罩V_1，故介於金屬光罩M_2與介層窗光罩V_2之間的重疊誤差為倍的重疊誤差「E」，或1.732倍的重疊誤差「E」。上述之分析顯示非直接重疊導致過度的重疊誤差，針對置放在金屬結構之上的介層窗，這重疊誤差可能變成嚴重的問題，且需加以降低。
    如以上第1C圖中所示，為了電性連接，介層窗153、154及155係置放在金屬結構151與152之上。根據特定之實施例，為了確保介層窗能有充份之置放面積，鄰近介層窗處之狹窄金屬結構被擴大了。第1C圖繪示，金屬結構151與152環繞介層窗153、154及155之部分被製造的較廣，藉以符合設定用來確保介層窗之充份置放面積的設計規則。對於確保良好的電性連接來說，位在金屬結構之上之介層窗的置放是關鍵的。然而，對於先進技術來說，這樣的擴大可能發生無法於晶片上允許較高的元件密度。根據特定之實施例，第3A圖係繪示用來確保良好之介層窗對金屬之置放性的三種重疊關係。這三種重疊關係包含：
    1. M_2對齊M_1；
    2. V_1對齊M_1；以及
    3. V_2對齊M_2。
    在以上所述第3A圖之實施例中，將觸及或連接(Intercept)位在底下之金屬層的介層窗分配至相關之金屬光罩。例如，觸及或連接由金屬光罩M_1圖案化之金屬結構之上的介層窗係由相同之光罩(介層窗光罩V_1)圖案化。因為介層窗光罩V_1對齊金屬光罩M_1，且由於直接對齊，故位在由金屬光罩M_1圖案化之金屬結構之上的介層窗具有最佳之可能性，來適當地置放在其下之金屬結構之上。同樣的，位在由金屬光罩M_2圖案化之金屬結構之上的介層窗，應可由不同之介層窗光罩V_2來加以圖案化，其中介層窗光罩V_2係對齊金屬光罩M_2之圖案。
    根據特定之實施例，第3B圖係繪示多個金屬結構301至307、以及多個介層窗結構311至320。第3B圖繪示，金屬結構301、303、304、306及307係由M_A光罩加以圖案化，而金屬結構302及305係由M_B光罩加以圖案化。M_A及M_B光罩之分配係以G0規則為基礎。介於金屬結構301與302之間的空間S31，與介於金屬結構302、303、304、306與307之間的空間S32係小於G0規則之最小空間S。因此，上述金屬結構係分配至不同之金屬光罩(如以上所述)。介層窗311至320係繪示於第3B圖中，且置放在不同之金屬結構之上。根據與其下之金屬層之相交(或置放)狀況，介層窗311至320係分配置二個不同之介層窗光罩。例如，介層窗311至313、316、317、319與320係分配至V_A光罩，其中V_A光罩對齊M_A光罩；而介層窗314、315與318係分配至V_B光罩，其中V_B光罩對齊M_B光罩。這樣之光罩分配方案改善了置放的可能性並最小化置放失誤(Mis-Landing)。
    根據特定之實施例，第3C圖係繪示介於由不同之金屬與介層窗光罩M_A、M_B、V_A及V_B(亦可稱之為M_A光罩、M_B光罩、V_A光罩及V_B光罩)圖案化之結構之間的重疊誤差。以上所使用之雙重圖案化方案，係以M_B光罩對齊M_A光罩、V_A光罩對齊M_A光罩、以及V_B光罩對齊M_B光罩而描述如上。第3C圖繪示，由於直接重疊，介於V_A光罩與M_A光罩之間的重疊誤差為重疊誤差「E」，且介於V_B光罩與M_B光罩之間的重疊誤差亦為重疊誤差「E」，其中此重疊誤差係遠小於第2A至2D圖所示之方案之1.732倍的重疊誤差「E」。因為所有由V_A光罩圖案化之介層窗相交於由M_A光罩圖案化之金屬結構，故沒有理由需考慮介於V_B光罩與M_A光罩之間的重疊誤差。同樣的，沒有理由需考慮介於介於V_A光罩與M_B光罩之間的重疊誤差。
    上述之分析顯示，與金屬光罩相關之介層窗光罩分離提供較佳之重疊誤差。非直接重疊導致過度的重疊誤差。藉由對齊介層窗光罩及與其相關之金屬光罩，將可改善介層窗之良率。根據特定之實施例，第3D圖係繪示雙重圖案化中介層窗層之分配光罩的製程流程350。在底下之金屬層(位在介層窗層底下之材料層)之光罩分配完成之後，開始操作製程流程350。在操作351中，檢測介層窗，藉此決定介層窗需分配至哪一光罩以進行圖案化。在操作352中，做出該介層窗是否觸及或連接在某特定金屬光罩(例如金屬之光罩A)上之金屬結構有關的決定。假如答案為是，將上述介層窗分配至操作353，藉此以代表「介層窗光罩A」之「顏色A」加以塗色，其中介層窗光罩A係對齊金屬之光罩A。反之，上述介層窗係分配至操作354，藉此以代表「介層窗光罩B」之「顏色B」加以塗色，其中介層窗光罩B係對齊金屬之光罩B。
    假如滿足特定標準或設計規則之限制，在不違背之情況下，以上所述針對位在金屬層之上之介層窗層的光罩分配方案，可應用至所有介層窗與金屬結構。設計規則之限制列示如下：
    1.　位在相同之金屬結構之上的介層窗不應具有小於節距「P」之節距，藉以確保位在相同之金屬結構之上的介層窗不會違反介層窗G0節距；以及
    2.　針對位在分離之金屬結構之上之介層窗的介層窗G0空間規則，其應較金屬G0空間規則更為鬆散(Looser)，藉此確保當金屬結構並未違反金屬G0空間規則時(亦即可由單一光罩加以印刷)，介層窗亦未違反介層窗G0空間規則，且可印刷至與上述金屬光罩相關之單一光罩之上。
    以上所述之第一限制允許位在相同之金屬結構之上的所有介層窗能分配至相同的介層窗光罩。假如介於位在相同之金屬結構之上的介層窗之間的節距小於節距「P」，上述介層窗違反介層窗節距的G0規則，且被分離至不同之光罩，此與上述建議之方案抵觸。第二限制允許位在相鄰金屬結構之上的介層窗並未違反介層窗空間之G0規則，其中相鄰金屬結構並未違反金屬空間之G0規則。
    以上所述之對齊方法將減少對齊(或重疊)錯誤，且增加金屬結構之上之介層窗的置放性。在特定之實施例中，以上所述之二設計規則限制(Restraints)可能被視為太過嚴格，且可能無法加以遵循。在這樣的狀況下，設定並使用計算方式以處理違反介層窗之G0光罩分離規則的狀況，其中G0光罩分離規則可例如包含介層窗之間之介層窗節距與空間之規則。
    根據特定之實施例，第4A圖係繪示金屬結構401與402，以及介層窗411至414。金屬結構(或線)401之寬度D1係較金屬結構(或線)402之寬度D2為寬。根據以上所述之光罩分配計算方式，假如金屬結構401係分配至M_01光罩，置放於金屬結構401之上的介層窗411與412將被分配至與M_01光罩對齊之V_01光罩。同樣的，置放於金屬結構402(其係分配至M_02光罩)之上的介層窗413與414將被分配至與M_02光罩對齊之V_02光罩。然而，由於具有小於規格(Specification)之節距「P3」，介層窗411與412違反了節距之G0規則。因此，無論是介層窗411或412，其將被分配至不同之光罩。例如，介層窗412分配至V_02光罩。因為V_02光罩並未對齊M_01光罩，潛在之重疊誤差(統計上為1.414倍的重疊誤差「E」)將大於V_01光罩對齊M_01光罩之重疊誤差「E」。第4A圖繪示介層窗412之實體輪廓線422以做為預計之介層窗位置，而虛線輪廓線432係做為印刷之位置。因為金屬結構(或線)401係較廣的，故印刷之介層窗412之印刷虛線輪廓線432完全置放於金屬結構401之上(或之內)。
    由於具有小於規格之節距「P4」，介層窗413與414亦違反了節距之G0光罩分離規則。因此，無論是介層窗413或414，其係被分配至不同之光罩。例如，介層窗414分配至V_01光罩。因為V_01光罩並未對齊M_02光罩，潛在之重疊誤差(統計上為1.414倍的重疊誤差「E」)將大於V_02光罩對齊M_02光罩之重疊誤差「E」。根據特定之實施例，第4A圖繪示介層窗414之實體輪廓線424以做為預計之介層窗位置，而虛線輪廓線434係做為印刷之位置。因為鄰近於介層窗414之金屬結構(或線)402(其具有寬度D2)係較鄰近於介層窗413之金屬結構402(其具有寬度D3)來得窄，故印刷之介層窗414之虛線輪廓線434之一部分置放於金屬結構402之外(或之內)。不完整的置放可導致高阻抗(Resistance)或較差之黏著(Adhesion)被覆性(Coverage)、及/或介層窗阻障層(Barrier)，其可導致內連接可靠度(Reliability)的問題。在其他特定之實施例中，以虛線444印刷介層窗414，其中虛線444置放於金屬結構402之印刷線(虛線464)末端之外。因為金屬結構402較窄，其可能遭遇「線末端縮減(Line End Shortening)」的問題，其係位在金屬末端之縮減及磨圓(Rounded)的金屬輪廓，此為印刷與蝕刻的結果。不完整的置放亦可能導致高介層窗阻抗，或甚至是介層窗414與金屬結構402之間的無法連接。
    因此，位於較窄的金屬結構之介層窗(例如介層窗414)的重疊誤差(或未對齊)可加以最小化。位在較窄之金屬結構(或金屬線)之上的介層窗係稱之為「末端介層窗(End Vias)」，例如介層窗414，而當介層窗位在較廣之金屬結構之上時，則稱之為「長線型介層窗(Run Vias)」，例如介層窗413。在特定之實施例中，位在金屬結構之上且具有小於特定寬度(例如90 nm)的介層窗，則稱之為「末端介層窗」。為了增加有效(Working)介層窗的數量並減少潛在之可靠度問題，「末端」介層窗應以高於「線」介層窗之優先順序來加以處理，藉此使其能在圖案化過程中對齊金屬光罩。因此，介層窗414(末端介層窗)係分配至V_02光罩以對齊M_02光罩，而介層窗413(操作介層窗)係分配至V_01光罩，其中V_01光罩並未對齊M_02光罩。如第4A圖所示，介層窗413未完全置放於金屬結構402之內的風險係較小於介層窗414。
    根據特定之實施例，第4B圖係繪示介層窗之分配光罩的製程流程450。在操作451中，當針對介層窗之G0光罩分離規則檢測介層窗佈局時，產生違反標示，藉以標示違反介層窗之G0光罩分離規則的結構。如上所述，介層窗之G0光罩分離規則可包含G0空間及/或G0節距規則。此後，製程流程450進行至操作452，以決定介層窗結構是否觸及上述之違反標示。針對觸及上述違反標示之介層窗結構，於操作453中做出與介層窗是否為末端介層窗有關的另一決定。針對未觸及上述違反標示之介層窗結構，製程流程450進行至操作454，基於那一個金屬光罩上的金屬線與該介層窗有連接來分配介層窗光罩。回到操作453，假如介層窗為末端介層窗，製程流程450進行至操作455，針對做為末端介層窗，將較高權重(Weight)分配至此介層窗，或此介層窗接收一較高權重。上述分配給末端介層窗之權重較大，藉此在光罩分離中給予更多的重要性與更高的優先順序，進而允許末端介層窗被分配至對齊金屬結構之介層窗光罩，其中該金屬結構已經被分配至金屬的二張光罩中。此一優先(Preferential)光罩分配使得介層窗能較佳地被置放在金屬結構之上、較低的介層窗阻抗以及較高的良率。在特定之實施例中，末端介層窗分離至不同之分類(Categories)，且相較於低風險之長線型(run)介層窗，高風險之末端介層窗具有較高的權重(或較高的優先順序)。
    假如介層窗並非末端介層窗，而為線介層窗，則製程流程450進行至操作456，此介層窗被分配予(或接收)一權重。因為線介層窗在介層窗置放上具有較低的風險，故其中之權重低於末端介層窗之權重。在介層窗被分配權重之後，製程流程450進行至操作457，以介層窗分離計算方式為基礎，將介層窗分配至不同之光罩(上述二光罩的其中一個)。上述計算方式於分離光罩時考慮上述介層窗之權重。在分配與底下金屬結構之金屬光罩對齊之介層窗光罩時，給予末端介層窗(具有較高之權重)較高的優先順序。此後，製程流程450進行至操作458，將上述之介層窗塗以二種顏色的其中一種，其中上述二種顏色係代表二分離光罩。上述操作454亦進行至操作458。
    以上所述方法之實施例的重點在於，依照與底下金屬層之兩金屬光罩的關聯性來建立介層窗層之介層窗光罩的分配。此外，介層窗層之光罩分配亦可與上方金屬層之金屬光罩相關聯。介層窗層之介層窗不僅需要置放在底下金屬層之上，且亦需要由上方金屬層來覆蓋。因此，以上所述之操作457可加以修正，以藉由計算方式來分配介層窗光罩，其中上述計算方式係將上方金屬層之金屬光罩之分離考慮在內。同樣的，以上所述之操作352亦可加以修正成，以基於上方金屬層之金屬光罩分配之介層窗分配的決定為基礎。
    根據各種實施例之一觀點，提供一種DPT中之介層窗與金屬層之分配光罩的系統。此系統可包含電腦可讀取儲存媒體、耦合以讀取上述儲存媒體的處理器、以及輸出裝置。上述之處理器可為檢測G0光罩分離規則及/或設計規則之特殊目的電腦的一部分，其中上述特殊目的電腦係配置以進行在此所揭露之各種方法。上述之電腦可讀取儲存媒體可包含一個或多個隨機存取記憶體(Random Access Memory；RAM)、唯讀記憶體(Read Only Memory；ROM)、電子可抹拭唯讀記憶體(EEPROM)、硬碟機(Hard Disk Drive；HDD)、光碟機(CD-ROM、DVD-ROM或BD-ROM)、快閃記憶體(Flash Memory)或類似之儲存媒體。在特定之實施例中，上述之電腦可讀取儲存媒體包含任何形式之非過渡性(Non-Transitory)媒體。上述輸出裝置可為顯示器(Display)、印表機(Printer)或電腦儲存媒體。上述系統更可包含，於一個或多個佈局之迭代解析(Iterative Resolution)過程中輸入佈局資料及/或輸入調整至佈局資料中的輸入裝置。
    第5圖係繪示根據特定實施例之電腦系統500，其中電腦系統500可執行以上所述方法之實施例。第5圖繪示電腦系統500之一組態，其中電腦系統500包含耦合至記憶體次系統(Subsystem)503之至少一可程式化(Programmable)處理器501。上述記憶體次系統503包含至少一種形式之記憶體，例如RAM及ROM等。上述電腦系統可包含儲存次系統505，其中儲存次系統505具有至少一磁碟機(Disk Drive)及/或CD-ROM光碟機及/或DVD光碟機。在特定之執行例中，可包含顯示器系統、鍵盤以及指示(Pointing)裝置來做為使用者介面次系統507的一部分，藉此提供使用者能夠手動輸入資訊。亦可包含輸入及輸出資料埠(Ports)。其他如網路連接之元件以及各種裝置之介面等亦可包含於其中。上述電腦系統500的各種元件可用各種方式加以耦合，其中包含透過匯流排(Bus)次系統509。記憶體次系統503之記憶體可在特定時間容納一組指令的一部分或全部，其中當這組指令執行於電腦系統500之中，這組指令執行上述方法實施例的步驟。
    以上所述之DPT之介層窗光罩分離方法之實施例使得介層窗圖案化對齊底下或者上方之金屬層，藉此減少重疊誤差並增加介層窗置放性。假如相鄰之介層窗違反介層窗之間的空間或節距(或上述二者)之G0光罩分離規則，因為末端介層窗具有較高之置放失誤的風險，故給予末端介層窗之光罩分配較高之優先順序，藉此確保末端介層窗之良好的置放性。上述與金屬層光罩相關的介層窗光罩分離方法使得介層窗具有較佳之性能，例如較低的介層窗阻抗，以及較高之介層窗良率。
    在一實施例中，提供一種使用DPT分配介層窗層之介層窗圖案化光罩的方法。此方法包含，決定某介層窗是否觸及或連接分配至第一金屬光罩之底下金屬結構。假如上述介層窗觸及或連接分配至第一金屬光罩之底下金屬結構，將這一介層窗分配至第一介層窗光罩，且第一介層窗光罩係與第一金屬光罩在製程互相對齊。反之，將上述介層窗分配至第二介層窗光罩，且第二介層窗光罩係與第二金屬光罩互相對齊。
    在另一實施例中，提供一種使用DPT分配介層窗層之介層窗圖案化光罩的方法。此方法包含，產生介層窗層之介層窗的介層窗光罩分離規則違反標示，且介層窗光罩分離規則違反標示連接違反至少一介層窗光罩分離規則的介層窗。上述方法亦包含，決定介層窗是否觸及上述之介層窗光罩分離規則違反標示。假如介層窗並未觸及介層窗光罩分離規則違反標示，根據上述介層窗與底下金屬結構之那一光罩連接來選擇介層窗光罩。假如介層窗觸及介層窗光罩分離規則違反標示，進行至下一個決定操作，藉以決定介層窗是否為末端介層窗。假如介層窗為末端介層窗，將第一權重分配至此介層窗，而假如介層窗並非為末端介層窗，則將第二權重分配至此介層窗。此方法更包含藉由一計算方式將上述之介層窗分配至二介層窗光罩之其中一，且上述計算方式給予具有第一權重之介層窗較高之優先順序，以將此介層窗分配至對齊金屬結構之介層窗光罩，其中此介層窗係置放於上述金屬結構之上。
    在另一實施例中，提供一種使用DPT分配介層窗層之介層窗圖案化光罩的方法。此方法包含，依照介層窗是否觸及或連接上方金屬結構之第一金屬光罩來進行光罩分配。假如上述介層窗觸及或連接分配至第一金屬光罩之上方金屬結構，將這一介層窗分配至第一介層窗光罩，且在製程上第一介層窗光罩係與第一金屬光罩互相對準。反之，將上述介層窗分配至第二介層窗光罩，且第二介層窗光罩係與第二金屬光罩互相對準。
    在另一實施例中，提供一種執行一方法之電腦系統，上述之方法係使用DPT來分配介層窗層之介層窗圖案化光罩。此方法包含以下之操作：決定介層窗是否觸及或連接分配至第一金屬光罩之底下金屬結構；假如上述介層窗觸及或連接分配至第一金屬光罩之底下金屬結構，將這一介層窗分配至第一介層窗光罩，其中第一介層窗光罩係與第一金屬光罩互相對準；反之，將上述介層窗分配至第二介層窗光罩，其中第二介層窗光罩係與第二金屬光罩互相對準。
    在又一實施例中，提供一種執行指令之電腦可讀取儲存媒體，其中上述之指令係用以執行使用DPT分配介層窗層之介層窗圖案化光罩的方法。此方法包含以下之操作：產生介層窗層之介層窗的介層窗光罩分離規則違反標示，其中這一介層窗光罩分離規則違反標示連接違反至少一介層窗光罩分離規則的介層窗；決定介層窗是否觸及上述之介層窗光罩分離規則違反標示；假如介層窗並未觸及介層窗光罩分離規則違反標示，根據上述介層窗與底下金屬結構之那一光罩連接來選擇介層窗光罩；假如介層窗觸及介層窗光罩分離規則違反標示，進行至下一個決定操作。上述之下一個決定操作包含以下之操作：決定上述介層窗是否為末端介層窗；假如介層窗為末端介層窗，將第一權重分配至此介層窗；假如介層窗並非為末端介層窗，則將第二權重分配至此介層窗；藉由一計算方式將上述之介層窗分配至二介層窗光罩之其中一者，其中上述計算方式給予具有第一權重之介層窗較高之優先順序，以將此介層窗分配至對準金屬結構之介層窗光罩，其中此介層窗係置放於上述對準光罩之金屬結構上。
    雖然例示性之實施例及其優點已經詳述如上，可理解的是，在不脫離後述請求項所定義之精神和範圍內，當可做各種的更動、替代和潤飾。此外，本發明之範圍並非欲限制在本說明書所述之製程、機器、製造以及物質、方式、方法和步驟之組成的特定實施例中。此技術領域中具有通常技藝者將可從本揭露輕易地理解到：前述之製程、機器、製造以及物質、方式、方法或步驟，不論是已經存在或後續將發展的，只要能夠如本說明相對應之實施例一般執行實質相同功能或達到實質相同之結果，均可根據本揭露來加以利用。因此，以下所附之申請專利範圍意欲將這類的製程、機器、製造、物質組成、方式、方法或步驟包含於其範圍中。
    101．．．金屬結構
    102．．．金屬結構
    103．．．金屬線
    104．．．金屬線
    105．．．角落
    106．．．角落
    111．．．介層窗
    112．．．介層窗
    151．．．金屬結構
    152．．．金屬結構
    153．．．介層窗
    154．．．介層窗
    155．．．介層窗
    156．．．直線
    157．．．直線
    170．．．製程流程
    171-175．．．操作
    181．．．金屬結構
    182．．．金屬結構
    183．．．介層窗
    185．．．虛線
    301-307．．．金屬結構
    311-320．．．介層窗結構
    350．．．製程流程
    351-354．．．操作
    401．．．金屬結構
    402．．．金屬結構
    411-414．．．介層窗
    422．．．實體輪廓線
    422．．．實體輪廓線
    432．．．虛線輪廓線
    434．．．虛線輪廓線
    444．．．虛線
    450．．．製程流程
    451-458．．．操作
    464．．．虛線
    500．．．電腦系統
    501．．．處理器
    503．．．記憶體次系統
    505．．．儲存次系統
    507．．．使用者介面次系統
    509．．．匯流排次系統
    D1-D3．．．寬度
    E．．．重疊誤差
    M_1．．．金屬光罩
    M_2．．．金屬光罩
    M_A．．．金屬光罩
    M_B．．．金屬光罩
    P．．．最小節距
    P1．．．節距
    P2．．．節距
    P3．．．節距
    P4．．．節距
    S．．．最小空間
    S1．．．空間
    S2．．．空間
    S31．．．空間
    S32．．．空間
    V_1．．．介層窗光罩
    V_2．．．介層窗光罩
    V_A．．．介層窗光罩
    V_B．．．介層窗光罩
    為了能夠完全地了解上述之實施例及其優點，請參照上述之說明並配合相應之圖式。相關圖式內容說明如下。
    第1A圖係繪示根據特定實施例之二相鄰金屬結構。
    第1B圖係繪示根據特定實施例之二相鄰介層窗結構。
    第1C圖係繪示根據特定實施例之二相鄰金屬結構與介層窗結構。
    第1D圖係繪示根據特定實施例之介層窗層之光罩分配的製程流程。
    第1E圖係繪示根據特定實施例之三相鄰介層窗。
    第2A圖係繪示根據特定實施例之二金屬光罩與二介層窗光罩之間的六種可能的對準關係。
    第2B圖係繪示根據特定實施例之藉由二不同光罩圖案化之金屬結構。
    第2C圖係繪示根據特定實施例之金屬層之二圖案化光罩與一介層窗光罩之間重疊誤差的關係。
    第2D圖係繪示根據特定實施例之金屬層以及介層窗層之間的重疊誤差。
    第3A圖係繪示根據特定實施例之金屬層與介層窗層之雙重圖案化光罩的三種重疊關係。
    第3B圖係繪示根據特定實施例之基材上的多個金屬結構以及多個介層窗結構。
    第3C圖係繪示根據特定實施例之藉由金屬層與介層窗層之DPT圖案化之結構間的重疊誤差。
    第3D圖係繪示根據特定實施例之雙重圖案化中介層窗層之分配光罩的製程流程。
    第4A圖係繪示根據特定實施例之基材上之二金屬結構以及四介層窗。
    第4B圖係繪示根據特定實施例之介層窗層之分配光罩的製程流程。
    第5圖係繪示根據特定實施例之電腦系統。
    450．．．光罩分配流程
    451-458．．．操作
    权利要求:
    Claims (15)
    [1] 一種介層窗層之介層窗圖案化光罩分配的方法，其中該方法使用一雙重圖案化技術，且該方法包含：決定該介層窗層之一介層窗是否觸及或連接至分配至一第一金屬光罩之一底下金屬結構或一上方金屬結構；假如該介層窗觸及或連接至分配至該第一金屬光罩之該底下金屬結構或該上方金屬結構，將該介層窗分配至一第一介層窗光罩，其中該第一介層窗光罩對準該第一金屬光罩；以及假如該介層窗並未觸及或連接至分配至該第一金屬光罩之該底下金屬結構或該上方金屬結構，將該介層窗分配至一第二介層窗光罩，其中製程中該第二介層窗光罩對齊一第二金屬光罩，該第二金屬光罩不同於該第一金屬光罩。
    [2] 如請求項1所述之方法，其中該介層窗層之複數個介層窗對準個別觸及或連接之底下金屬結構或上方金屬結構，藉以改善介層窗置放性、介層窗阻抗或介層窗良率。
    [3] 如請求項1所述之方法，在決定該介層窗層之該介層窗是否觸及或連接該底下金屬結構或該上方金屬結構之步驟之前，更包含：分配部分之該底下金屬結構或部分之該上方金屬結構至該第一金屬遮罩；以及分配另一部分之該底下金屬結構或另一部分之該上方金屬結構至該第二金屬遮罩。
    [4] 如請求項1所述之方法，更包含：製程上對準該第一金屬光罩與該第二金屬光罩。
    [5] 如請求項1所述之方法，更包含：限制觸及或連接相同之底下金屬結構或上方金屬結構之複數個介層窗，使得該些介層窗具有等於或大於一距離之複數個節距，其中該距離係由一介層窗遮罩分離規則所規定，而具有小於該距離之節距且相鄰之其他複數個介層窗係分配至複數個不同之介層窗遮罩。
    [6] 如請求項1所述之方法，更包含：定義位在複數個不同之底下金屬結構之上，或位在複數個不同之上方金屬結構之下，之複數個介層窗之間之空間的一介層窗光罩分離規則；以及定義該些不同之底下金屬結構或該些不同之上方金屬結構之間之空間的一金屬光罩分離規則；其中該介層窗光罩分離規則之限制係相同或小於該金屬光罩分離規則之限制。
    [7] 一種介層窗層之介層窗圖案化光罩分配的方法，其中該介層窗層之複數個介層窗製程上直接對準置放在個別之底下金屬結構之上，該方法使用一雙重介層窗光罩圖案化技術，且該方法包含：產生該介層窗層之該些介層窗的複數個介層窗光罩分離規則違反標示，其中該些介層窗光罩分離規則違反標示連接至少違反一介層窗光罩分離規則的數個介層窗；決定一介層窗是否觸及該些介層窗光罩分離規則違反標示；假如該介層窗並未觸及該些介層窗光罩分離規則違反標示，分配該介層窗至二介層窗光罩之其中一者，該者對準一底下金屬層的之一金屬光罩，且該介層窗置放於該金屬光罩某金屬結構之上；假如該介層窗觸及該些介層窗光罩分離規則違反標示其中一者，進行一決定操作，以決定該介層窗是否為一末端介層窗；假如該介層窗為該末端介層窗，分配一第一權重至該介層窗；假如該介層窗並非為該末端介層窗，分配一第二權重至該介層窗；以及進行一分配步驟，以分配觸及該些介層窗光罩分離規則違反標示的每個介層窗至該二介層窗光罩之其中一者，使得具有該第一權重之介層窗被給予較高之優先順序，以將具有該第一權重之介層窗分配至正確的介層窗光罩上。該正確的介層窗光罩乃對準其一金屬光罩，而在此金屬光罩上具有與該第一權重介層窗有觸及或連接的金屬結構。
    [8] 如請求項7所述之方法，其中該末端介層窗係置放在該底下金屬結構之一處之上的介層窗，且該底下金屬結構之該處具有小於一設定的寬度。
    [9] 如請求項8所述之方法，其中該設定的寬度約為90奈米。
    [10] 如請求項7所述之方法，更包含：在該分配步驟完成之後，將所有介層窗完成塗色，而完成光罩分配。
    [11] 如請求項7所述之方法，其中該第一權重係大於該第二權重。
    [12] 如請求項7所述之方法，更包含：分配該些介層窗之底下金屬結構的每一者至二金屬光罩之其中一者，且其中該些底下金屬結構係藉由雙重介層窗光罩圖案化技術圖案化之一金屬層的一部分。
    [13] 如請求項12所述之方法，更包含：將每一該些金屬光罩分別對齊該些介層窗光罩之其中一者；以及將二個金屬光罩彼此對齊。
    [14] 一種電腦系統，包含：一可程式化處理器，用以執行一種介層窗層之介層窗圖案化光罩分配的方法，其中該方法使用一雙重介層窗光罩圖案化技術，且該方法包含：決定該介層窗層之一介層窗是否觸及或連接至分配至一第一金屬光罩之一底下金屬結構或一上方金屬結構；假如該介層窗觸及或連接至分配至該第一金屬光罩之該底下金屬結構或該上方金屬結構，將該介層窗分配至一第一介層窗光罩，製程中其中該第一介層窗光罩對準該第一金屬光罩；以及假如該介層窗並未觸及或連接至分配至該第一金屬光罩之該底下金屬結構或該上方金屬結構，將該介層窗分配至一第二介層窗光罩，其中該第二介層窗光罩對齊一第二金屬光罩，該第二金屬光罩不同於該第一金屬光罩。
    [15] 一種電腦可讀取儲存媒體，用以實施複數個指令，藉此使得，當由一處理器執行該些指令時，該處理器係進行一種介層窗層之介層窗圖案化光罩分配的方法，其中該介層窗層之複數個介層窗置放在個別之底下金屬結構之上，該方法使用一雙重介層窗光罩圖案化技術，且該方法包含：產生該介層窗層之該些介層窗的複數個介層窗光罩分離規則違反標示，其中該些介層窗光罩分離規則違反標示連接至少違反一介層窗光罩分離規則的數個介層窗；決定一介層窗是否觸及該些介層窗光罩分離規則違反標示；假如該介層窗並未觸及該些介層窗光罩分離規則違反標示，分配該介層窗至二介層窗光罩之其中一者，該者對準一底下金屬層的之一金屬光罩，且該介層窗置放於該金屬光罩某金屬結構之上；假如該介層窗觸及該些介層窗光罩分離規則違反標示其中一者，進行一決定操作，以決定該介層窗是否為一末端介層窗；假如該介層窗為該末端介層窗，分配一第一權重至該介層窗；假如該介層窗並非為該末端介層窗，分配一第二權重至該介層窗；以及進行一分配步驟，以分配觸及該些介層窗光罩分離規則違反標示的每個介層窗至該二介層窗光罩之其中一者，使得具有該第一權重之介層窗被給予較高之優先順序，以將具有該第一權重之介層窗分配至正確的介層窗光罩上。該正確的介層窗光罩乃對準其一金屬光罩，而在此金屬光罩上具有與該第一權重介層窗有觸及或連接的金屬結構。
    类似技术:
    公开号 | 公开日 | 专利标题
    TWI454840B|2014-10-01|與金屬層相關聯之雙重圖案化介層窗光罩分配方法、電腦系統及可讀取儲存媒體
    US8782586B2|2014-07-15|Method, system, and program product for routing an integrated circuit to be manufactured by doubled patterning
    TWI503680B|2015-10-11|用以互動檢查雙重圖案平版印刷違規之方法，系統及程式產品
    US8375348B1|2013-02-12|Method, system, and program product to implement colored tiles for detail routing for double pattern lithography
    US8560998B1|2013-10-15|Method, system, and program product to implement C-routing for double pattern lithography
    US8484607B1|2013-07-09|Decomposing layout for triple patterning lithography
    US9165106B2|2015-10-20|Layout design for electron-beam high volume manufacturing
    US8671368B1|2014-03-11|Method, system, and program product to implement detail routing for double pattern lithography
    CN104885193A|2015-09-02|用于双图案微影术的金属密度分布
    US20150234974A1|2015-08-20|Multiple patterning design with reduced complexity
    US7197737B1|2007-03-27|Techniques for placing dummy features in an integrated circuit based on dielectric pattern density
    US11222157B2|2022-01-11|Pin access hybrid cell height design
    US20190340326A1|2019-11-07|Preventing corner violations in fill region of layout using exclusion layer
    US20100017762A1|2010-01-21|Implementing integrated circuit yield estimation using voronoi diagrams
    TWI519907B|2016-02-01|模擬使用多重光罩所導致之製程變異之方法以及電腦系統
    US20210294957A1|2021-09-23|Method for manufacturing a cell having pins and semiconductor device based on same
    JP4469539B2|2010-05-26|半導体集積回路装置の製造方法
    TW202018869A|2020-05-16|積體電路佈局方法
    TW201945835A|2019-12-01|用以產生包含繞線配置的布局圖的方法
    US20210202384A1|2021-07-01|Dual power structure with efficient layout
    JP2007036290A|2007-02-08|半導体集積回路装置
    US20210109999A1|2021-04-15|Via Coloring Methods and Systems
    US11074390B2|2021-07-27|Method of designing an integrated circuit and integrated circuit
    US20210240900A1|2021-08-05|Semiconductor device including combination rows and method and system for generating layout diagram of same
    KR20200037109A|2020-04-08|레이아웃 다이어그램을 생성하는 라우팅 리소스 개선 방법 및 그 시스템
    同族专利:
    公开号 | 公开日
    US8762899B2|2014-06-24|
    CN103956322B|2017-01-04|
    US8381139B2|2013-02-19|
    TWI454840B|2014-10-01|
    CN102479279A|2012-05-30|
    US20130130410A1|2013-05-23|
    CN102479279B|2014-04-23|
    CN103956322A|2014-07-30|
    US20120135600A1|2012-05-31|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JP3590940B2|1995-04-27|2004-11-17|株式会社ニコン|アライメント装置及び露光装置|
    FR2824954A1|2001-05-18|2002-11-22|St Microelectronics Sa|Plot de connexion d'un circuit integre|
    US7376260B2|2002-05-22|2008-05-20|Lsi Logic Corporation|Method for post-OPC multi layer overlay quality inspection|
    TW200532380A|2004-03-17|2005-10-01|Nanya Technology Corp|Method for optimizing NILS of exposed lines|
    US7323784B2|2005-03-17|2008-01-29|Taiwan Semiconductor Manufacturing Co., Ltd.|Top via pattern for bond pad structure|
    US7669153B2|2007-04-30|2010-02-23|United Microelectronics Corp.|Method for correcting photomask pattern|
    JP2009086382A|2007-09-29|2009-04-23|Hoya Corp|グレートーンマスクブランクとその製造方法、グレートーンマスクの製造方法及びグレートーンマスク、並びにパターン転写方法|
    US7939225B2|2008-01-09|2011-05-10|Macronix International Co., Ltd.|Mask for controlling line end shortening and corner rounding arising from proximity effects|
    EP2093614A1|2008-02-22|2009-08-26|Imec|Split and design guidelines for double patterning|
    JP5100625B2|2008-12-11|2012-12-19|株式会社東芝|パターンレイアウト設計方法|
    JP5407340B2|2009-01-07|2014-02-05|富士通セミコンダクター株式会社|配線の形成方法|
    US8327301B2|2009-02-03|2012-12-04|Taiwan Semiconductor Manufacturing Company, Ltd.|Routing method for double patterning design|
    US8255837B2|2009-02-03|2012-08-28|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods for cell boundary isolation in double patterning design|
    US8304175B2|2009-03-25|2012-11-06|Macronix International Co., Ltd.|Patterning method|
    US8245174B2|2009-07-23|2012-08-14|Taiwan Semiconductor Manufacturing Co., Ltd.|Double patterning friendly lithography method and system|
    US8402396B2|2009-09-29|2013-03-19|The Regents Of The University Of California|Layout decomposition for double patterning lithography|
    US8239806B2|2009-11-17|2012-08-07|Taiwan Semiconductor Manufacturing Co., Ltd.|Routing system and method for double patterning technology|
    US8631379B2|2010-02-09|2014-01-14|Taiwan Semiconductor Manufacturing Company, Ltd.|Decomposing integrated circuit layout|
    US8739095B2|2010-03-08|2014-05-27|Cadence Design Systems, Inc.|Method, system, and program product for interactive checking for double pattern lithography violations|
    US8347240B2|2010-10-29|2013-01-01|International Business Machines Corporation|Split-layer design for double patterning lithography|
    US8560998B1|2010-12-29|2013-10-15|Cadence Design Systems, Inc.|Method, system, and program product to implement C-routing for double pattern lithography|
    US8516407B1|2012-01-30|2013-08-20|GlobalFoundries, Inc.|Methods for quantitatively evaluating the quality of double patterning technology-compliant layouts|US9112000B2|2011-09-19|2015-08-18|Texas Instruments Incorporated|Method for ensuring DPT compliance for auto-routed via layers|
    NL2011261A|2012-08-20|2014-02-24|Asml Netherlands Bv|Method of preparing a pattern, method of forming a mask set, device manufacturing method and computer program.|
    US8839168B2|2013-01-22|2014-09-16|Globalfoundries Inc.|Self-aligned double patterning via enclosure design|
    US8910090B2|2013-02-27|2014-12-09|Globalfoundries Inc.|Methods involving pattern matching to identify and resolve potential non-double-patterning-compliant patterns in double patterning applications|
    US9003336B2|2013-03-01|2015-04-07|Taiwan Semiconductor Manufacturing Company, Ltd.|Mask assignment optimization|
    KR102224518B1|2013-06-24|2021-03-08|삼성전자주식회사|더블 패터닝 레이아웃 설계 방법|
    KR102055206B1|2013-07-08|2019-12-12|삼성전자주식회사|레이아웃 분할 방법 및 이를 이용한 반도체 소자 제조 방법|
    US9391056B2|2013-08-16|2016-07-12|Taiwan Semiconductor Manufacturing Company, Ltd.|Mask optimization for multi-layer contacts|
    CN104701140B|2013-12-05|2018-06-01|中芯国际集成电路制造有限公司|双重曝光的图案拆分方法以及系统|
    US9292647B2|2014-01-24|2016-03-22|Globalfoundries Inc.|Method and apparatus for modified cell architecture and the resulting device|
    US9852252B2|2014-08-22|2017-12-26|Samsung Electronics Co., Ltd.|Standard cell library and methods of using the same|
    US9519745B2|2014-10-24|2016-12-13|Globalfoundries Inc.|Method and apparatus for assisted metal routing|
    KR20170133750A|2016-05-26|2017-12-06|삼성전자주식회사|집적 회로의 설계를 위한 컴퓨터 구현 방법|
    US10388644B2|2016-11-29|2019-08-20|Taiwan Semiconductor Manufacturing Company, Ltd.|Method of manufacturing conductors and semiconductor device which includes conductors|
    US10546096B2|2017-09-29|2020-01-28|International Business Machines Corporation|Semiconductor package via stack checking|
    US10423752B2|2017-09-29|2019-09-24|International Business Machines Corporation|Semiconductor package metal shadowing checks|
    US10423751B2|2017-09-29|2019-09-24|International Business Machines Corporation|Semiconductor package floating metal checks|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    US41820410P| true| 2010-11-30|2010-11-30||
    US13/006,608|US8381139B2|2010-11-30|2011-01-14|Method for metal correlated via split for double patterning|
    [返回顶部]